verilog任务会的联系

您的位置：首页 > 任务详情

招标模式 verilog任务会的联系

雇主：mike
截止时间：2022-05-14
分类：程序开发

¥ 300 元

免责声明该外包需求信息来源于站外平台，本站仅提供公开信息部分字段展示与订阅服务，更多请查看免责声明。

任务详情

Quartus2 时序逻辑电路设计，任务一：功能要求：1、用一个数码管周期循环显示学号。2、每个数字持续一个时钟周期；用一个按键实现复位；显示最后一个数字的同时，有一个独立的发光二极管点亮。任务二：设定定时时间，定时开始后随着时钟输入，数码管显示值递减，直到为0时返回设定值重新开始。功能要求：1、可以设60内任何时间作为倒计时的起点。2、倒计时计数状态用2位数码管显示；计时结束时用1只彩灯作为提示